新未名空间

https://news.mydrivers.com/1/1054/1054926.htm

英特尔董事：蚀刻技术将取代光刻成芯片制造核心
2025-06-20 09:50:52 出处：快科技 作者：鹿角 编辑：鹿角 人气： 1207 次 评论(0)点击可以复制本篇文章的标题和链接复制对文章内容进行纠错纠错
#光刻机#刻蚀机
11100
快科技6月20日消息，据媒体报道，英特尔一位董事提出，未来晶体管设计（如GAAFET和CFET）可能降低芯片制造对先进光刻设备（尤其是EUV光刻机）的依赖。这一观点挑战了当前先进芯片制造的核心范式。

目前，ASML的极紫外（EUV）光刻机是制造高端芯片（如7nm及以下节点）的关键设备，它负责将极其微小的电路设计“打印”到硅晶圆上。

然而，该董事认为，像环绕栅极场效应晶体管（GAAFET）和互补场效应晶体管（CFET）这样的新型设计，将显著增加光刻之后制造步骤（特别是刻蚀技术）的重要性，从而削弱光刻在整体工艺中的主导地位。

芯片制造流程始于光刻——将设计图案转移到晶圆表面。随后通过沉积添加材料，并通过刻蚀选择性地去除材料，最终形成晶体管和电路结构。

新型晶体管设计的核心在于“包裹”栅极结构（GAAFET）或堆叠晶体管组（CFET）。这种三维结构的复杂性对精确刻蚀提出了更高要求。为了从各个方向“包裹”栅极或创建堆叠结构，芯片制造商需要更精细地、特别是横向地去除晶圆上的多余材料。

因此，该董事指出，未来的重点可能从单纯依赖光刻机缩小特征尺寸，转向更复杂、更关键的刻蚀工艺，以确保这些新型三维晶体管结构的精确成型。这预示着芯片制造技术路线可能迎来重大转变。

看不懂
估计是需要更多的近场模拟

不是需要光刻机少了
而是模拟计算越来越多了
咋看的？
你是不是不懂啊

hhcare 写了： 2025年 6月 19日 23:00 看不懂
估计是需要更多的近场模拟

不是需要光刻机少了
而是模拟计算越来越多了
咋看的？
你是不是不懂啊

不是将 而是己经
现在光刻要做什么样可以过关由刻蚀的人点头
光刻只要做到二十纳米 后面全靠刻蚀去缩成X nm

看来大家是接受了我的观点了
活该做不出光刻机

说明几个问题
美国不该放开duv
土鳖又开始吹了

土鳖国光刻机开发基本失败

美帝euv 没有发挥出应该的潜力

rt

all around gate的必要性前提是你先要光刻能够把线宽define到三纳米以下，然后再谈什么横向去除。

这篇文章误导啊

Linjiaojiao 写了： 2025年 6月 19日 23:40 不是将 而是己经
现在光刻要做什么样可以过关由刻蚀的人点头
光刻只要做到二十纳米 后面全靠刻蚀去缩成X nm

看起来要说的意思应该是同一道光刻工序下面需要的刻蚀步骤增加 导致光刻机的市场占有率增长没有刻蚀增长率高

而不是说对现在光刻机的要求降低

是这个意思吗？

snowman 写了： 2025年 6月 20日 08:48 all around gate的必要性前提是你先要光刻能够把线宽define到三纳米以下，然后再谈什么横向去除。

这篇文章误导啊

你这三纳米也是哪个自媒体看来的吧

madao 写了： 2025年 6月 20日 09:33 你这三纳米也是哪个自媒体看来的吧

这个对于内行来说就是common sense, 你要想了解，可以自己去grok 一下

snowman 写了： 2025年 6月 20日 09:37 这个对于内行来说就是common sense, 你要想了解，可以自己去grok 一下

你是内行？

还有啊，内行比ai可准确多了

snowman 写了： 2025年 6月 20日 09:37 这个对于内行来说就是common sense, 你要想了解，可以自己去grok 一下

https://semiwiki.com/forum/threads/is-i ... %9F.18761/

madao 写了： 2025年 6月 20日 09:39 你是内行？

还有啊，内行比ai可准确多了

对于外行来说，AI足够了

madao 写了： 2025年 6月 20日 09:39 你是内行？

还有啊，内行比ai可准确多了

grok? 狗肉塊

snowman 写了： 2025年 6月 20日 09:41 你有什么问题吗？

没问题，就是你肯定是外行

madao 写了： 2025年 6月 20日 09:45 没问题，就是你肯定是外行

何以见得？

foofy 写了： 2025年 6月 20日 09:40 https://semiwiki.com/forum/threads/is-i ... %9F.18761/

all around gate本身不是一个做大做小或者EUV 还是DUV的问题，其必要性，主要来自于半导体对于尺寸的追求与gate 对channel capacitance+channel leakage的这对矛盾。

3nm以上finfet足够handle 这些问题，直到gate宽度降到3nm 以下，all around gate 才会被考虑，否则工艺和设计复杂度造成的成本增加无法justify性能上的提高